### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

MURATA, et al.

Serial No.:

Not yet assigned

Filed:

August 26, 2003

Title:

A SEMICONDUCTOR DEVICE AND A METHOD OF

MANUFACTURING THE SAME

Group:

Not yet assigned

## LETTER CLAIMING RIGHT OF PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450 August 26, 2003

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 2002-274466, filed September 20, 2002.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone Registration No. 28,141

GEM/alb Attachment (703) 312-6600

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-274466

[ ST.10/C ]:

[JP2002-274466]

出 願 人 Applicant(s):

株式会社日立製作所

2003年 2月28日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

, :

特許願

【整理番号】

H02010541

【提出日】

平成14年 9月20日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/82

H01L 21/88

G06F 17/50

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

村田 知生

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

矢吹 忍

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

山下 毅雄

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

## 【特許請求の範囲】

. :

【請求項1】 (a)第1方向に延在する第1配線と、

(b) 前記第1配線と接続部を介して接続され、前記第1方向と直交する第2 方向に延在する第2配線であって、

前記接続部から前記第2方向と逆向きの方向に突出した余剰部分を有する第2 配線と、

#### を配置する際、

- (c) 前記接続部の中心を前記第1配線の中心から前記第2方向にずらして配置し、
- (d) 前記接続部の下部に前記第1配線の突出部を配置すること、 を特徴とする半導体装置の製造方法。

【請求項2】 (a)第1方向に延在し、互いに隣り合う第1および第2配線と、

- (b) 前記第1配線と第1接続部を介して接続され、前記第1方向と直交する線上に沿って、前記第2配線と逆側の方向に延在し、前記第1接続部から前記第2配線の方向に突出した第1余剰部分を有する第3配線と、
- (c)前記第2配線と第2接続部を介して接続され、前記線上に沿って、前記 第1配線と逆側の方向に延在し、前記第2接続部から前記第1配線の方向に突出 した第2余剰部分を有する第4配線と、

#### を配置する際、

- (d) 前記第2接続部の中心を前記第2配線の中心から前記第1配線と逆側の 方向にずらして配置し、
- (e) 前記第2接続部の下部に前記第2配線の突出部を配置すること、 を特徴とする半導体装置の製造方法。

【請求項3】 前記第1配線の中心と前記第2配線の中心間は、配線を配置する際の単位距離であることを特徴とする請求項2記載の半導体装置の製造方法

【請求項4】 前記半導体装置の製造方法は、前記第3配線と平行に第5配線が配置されることを特徴とする請求項2または3記載の半導体装置の製造方法

【請求項5】 前記第3配線と前記第5配線との距離は、前記第1配線と前記第2配線間の距離より小さいことを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 前記第1配線と前記第2配線間の距離は、最小加工寸法より 大きいことを特徴とする請求項4または5記載の半導体装置の製造方法。

【請求項7】 前記第1および第2余剰部分の幅は、

. .

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心と前記第2配線の中心との距離P0との差(P0-P1)より小さく、

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心と前記第2配線の中心との距離P0との差の1/2より大きい、

ことを特徴とする請求項4~6のいずれか一項に記載の半導体装置の製造方法。

【請求項8】 前記第1および第2配線の幅と前記第1および第2接続部の幅は、ほぼ同じであることを特徴とする請求項2~7のいずれか一項に記載の半導体装置の製造方法。

【請求項9】 前記第1および第2配線の下層には、MISFETが配置され、

前記MISFETのゲート電極は、前記第1および第2配線の配線間に前記第 1方向に配置されることを特徴とする請求項2~8のいずれか一項に記載の半導 体装置の製造方法。

【請求項10】 前記第1および第2配線の下層には、MISFETが配置され、

前記第1配線もしくは前記第2配線は、前記MISFETのソース、ドレインもしくはゲート電極と接続されることを特徴とする請求項2~9のいずれか一項に記載の半導体装置の製造方法。

【請求項11】 前記第1接続部の中心は、前記第1配線の中心上に配置されることを特徴とする請求項2~10のいずれか一項に記載の半導体装置の製造

方法。

. .

【請求項12】 (f)前記第1接続部の中心を、前記第1配線の中心から前記第2配線と逆側の方向にずらして配置し、

(g) 前記第1接続部の下部に前記第1配線の突出部を配置すること、 を特徴とする請求項2~10のいずれか一項に記載の半導体装置の製造方法。

【請求項13】 (a)第1方向に延在し、互いに隣り合う第1および第2 配線を配置し、

- (b) 前記第1配線と第1接続部を介して接続され、前記第1方向と直交する 第2方向であって、前記第2配線と逆側の方向に延在し、前記第1接続部から前 記第2配線の方向に突出した第1余剰部分を有する第3配線と、
- (c) 前記第2配線と第2接続部を介して接続され、前記第2方向であって、 前記第1配線と逆側の方向に延在し、前記第2接続部から前記第1配線の方向に 突出した第2余剰部分を有する第4配線と、を配置し、
- (d) 前記第3配線および第4配線が同一線上に位置し、前記第1の余剰部分と前記第2の余剰部分との距離が所定の距離以下であるか否かを判定し、
  - (e) 前記所定の距離以下である場合には、
- (f) 前記第2接続部の中心を前記第2配線の中心から前記第1配線と逆側の 方向にずらして配置し、
- (g)前記第2接続部の下部に前記第2配線の突出部を配置すること、 を特徴とする半導体装置の製造方法。
- 【請求項14】 前記第1配線の中心と前記第2配線の中心間は、配線を配置する際の単位距離であることを特徴とする請求項13記載の半導体装置の製造方法。
- 【請求項15】 前記半導体装置の製造方法は、前記第3配線と平行に第5 配線が配置されることを特徴とする請求項13または14記載の半導体装置の製造方法。
- 【請求項16】 前記第3配線と前記第5配線との距離は、前記第1配線と前記第2配線間の距離より小さいことを特徴とする請求項15記載の半導体装置の製造方法。

【請求項17】 前記第1配線と前記第2配線間の距離は、最小加工寸法より大きいことを特徴とする請求項15または16記載の半導体装置の製造方法。

【請求項18】 前記第1および第2余剰部分の幅は、

. :

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心と前記第2配線の中心との距離P0との差(P0-P1)より小さく、

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心と前記第2配線の中心との距離P0との差の1/2より大きい、

ことを特徴とする請求項15~17のいずれか一項に記載の半導体装置の製造方法。

【請求項19】 前記第1および第2配線の幅と前記第1および第2接続部の幅は、ほぼ同じであることを特徴とする請求項13~18のいずれか一項に記載の半導体装置の製造方法。

【請求項20】 前記第1および第2配線の下層には、MISFETが配置され、

前記MISFETのゲート電極は、前記第1および第2配線の配線間に前記第 1方向に配置されることを特徴とする請求項13~19のいずれか一項に記載の 半導体装置の製造方法。

【請求項21】 前記第1および第2配線の下層には、MISFETが配置され、

前記第1配線もしくは前記第2配線は、前記MISFETのソース、ドレイン もしくはゲート電極と接続されることを特徴とする請求項13~20のいずれか 一項に記載の半導体装置の製造方法。

【請求項22】 前記第1接続部の中心は、前記第1配線の中心上に配置されることを特徴とする請求項13~21のいずれか一項に記載の半導体装置の製造方法。

【請求項23】 (h) 前記第1接続部の中心を、前記第1配線の中心から前記第2配線と逆側の方向にずらして配置し、

(i) 前記第1接続部の下部に前記第1配線の突出部を配置すること、 を特徴とする請求項13~22のいずれか一項に記載の半導体装置の製造方法。 【請求項24】 (a)第1方向に延在する第1配線と、

- (b) 前記第1配線上の接続部と、
- (c)前記接続部上に、前記第1方向と直交する第2方向に延在する端子部であって、

前記接続部から前記第2方向と逆向きの方向に突出した余剰部分を有する端子 部と、

を配置し、

, :

(d) 前記端子部から前記第2方向に第2配線を配置すること、

を特徴とする半導体装置の製造方法。

【請求項25】 (a)第1方向に延在する第1配線層の第1レイアウトラインおよび前記第1方向に直交する第2方向に延在する第2配線層の第2レイアウトラインを規定する工程と、

- (b) 前記第1レイアウトラインに沿って第1配線を配置する工程であって、 前記第1レイアウトラインと前記第2レイアウトラインとの交点の両側に突出部 を有する第1配線を仮想的に配置する工程と、
  - (c) 前記第2レイアウトラインに沿って第2配線を配置する工程と、
- (d) 前記第1配線および第2配線のパターンの重なり領域に接続部を配置する工程と、
- (e) 前記接続部下にのみ前記前記第1配線の突出部を配置した前記第1配線のパターンを規定する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項26】 (a)第1方向に延在する第1配線と、

(b) 前記第1配線と接続部を介して接続され、前記第1方向と直交する第2方向に延在する第2配線であって、前記第2方向と逆向きの方向に突出した余剰部分を有する第2配線と、

を有する半導体装置であって、

- (c)前記接続部は、その中心が前記第1配線の中心から前記第2方向にずれて形成され、
  - (d) 前記接続部の下部には、前記第1配線の突出部が形成されていること、

を特徴とする半導体装置。

. :

【請求項27】 (a)第1方向に延在し、互いに隣り合う第1および第2 配線と、

- (b) 前記第1配線と第1接続部を介して接続され、前記第1方向と直交する 第2方向に沿って、前記第2配線と逆側の方向に延在し、前記第1接続部から前 記第2配線の方向に突出した第1余剰部分を有する第3配線と、
- (c)前記第2配線と第2接続部を介して接続され、前記第2方向に沿って、前記第1配線と逆側の方向に延在し、前記第2接続部から前記第1配線の方向に 突出した第2余剰部分を有する第4配線と、

を有する半導体装置であって、

- (d)前記第2接続部は、その中心が前記第2配線の中心から前記第1配線と 逆側の方向にずれて形成され、
- (e) 前記第2接続部の下部には、前記第2配線の突出部が形成されていること、

を特徴とする半導体装置。

【請求項28】 前記第1配線の中心と前記第2配線の中心間の距離は、配線を配置する際の単位距離であることを特徴とする請求項27記載の半導体装置

【請求項29】 前記半導体装置は、前記第3配線と平行に形成された第5 配線を有することを特徴とする請求項27または28記載の半導体装置。

【請求項30】 前記第3配線と前記第5配線との距離は、前記第1配線と前記第2配線間の距離より小さいことを特徴とする請求項29記載の半導体装置

【請求項31】 前記第1配線と前記第2配線間の距離は、最小加工寸法より大きいことを特徴とする請求項29または30記載の半導体装置。

【請求項32】 前記第1および第2余剰部分の幅は、

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心と前記第2配線の中心との距離P0との差(P0-P1)より小さく、

前記第3配線の中心と前記第5配線の中心との距離P1と前記第1配線の中心

と前記第2配線の中心との距離POとの差の1/2より大きい、

.: .:

ことを特徴とする請求項29~31のいずれか一項に記載の半導体装置。

【請求項33】 前記第1および第2配線の幅と前記第1および第2接続部の幅は、ほぼ同じであることを特徴とする請求項27~32のいずれか一項に記載の半導体装置。

【請求項34】 前記半導体装置は、前記第1および第2配線の下層に、MISFETを有し、

前記MISFETのゲート電極は、前記第1および第2配線の配線間に前記第 1方向に配置されていることを特徴とする請求項27~33のいずれか一項に記載の半導体装置。

【請求項35】 前記半導体装置は、前記第1および第2配線の下層に、MISFETを有し、

前記第1配線もしくは前記第2配線は、前記MISFETのソース、ドレインもしくはゲート電極と接続されていることを特徴とする請求項27~34のいずれか一項に記載の半導体装置。

【請求項36】 前記第1接続部の中心は、前記第1配線の中心上に配置されていることを特徴とする請求項27~35のいずれか一項に記載の半導体装置

- 【請求項37】 (f)前記第1接続部の中心は、その中心が前記第1配線の中心から前記第2配線と逆側の方向にずれて形成され、
- (g)前記第1接続部の下部に前記第1配線の突出部が形成されていること、 を特徴とする請求項27~35のいずれか一項に記載の半導体装置。

【請求項38】 (a) 第1方向に延在し、少なくとも1つ以上の突出部を有する第1配線と、

(b) 前記第1配線と第1接続部を介して接続され、前記第1接続部から前記 第1方向と直交する第2方向に沿って延在し、且つ、前記第2方向と逆方向に前 記第1接続部から突出した第1余剰部分を有する第2配線と、 を有し、

前記第1接続部は、前記第1配線上および前記突出部上に形成されていること

を特徴とする半導体装置。

. :

【請求項39】 (a)第1方向に延在し、少なくとも1つ以上の突出部を 有する第1配線と、

- (b) 前記第1配線と第1接続部を介して接続され、前記第1接続部から前記 第1方向と直交する第2方向に沿って延在し、且つ、前記第2方向と逆方向に前 記第1接続部から突出した第1余剰部分を有する第2配線と、
- (c) 前記第1配線と第2接続部を介して接続され、前記第2接続部から前記 第1方向と直交する第2方向に沿って延在し、且つ、前記第2方向と逆方向に前 記第2接続部から突出した第2余剰部分を有する第3配線と、

前記第1接続部は前記第1配線上に形成され、前記第2接続部は前記第1配線 上および前記突出部上に形成されていることを特徴とする半導体装置。

# 【発明の詳細な説明】

[0001]

を有する半導体装置であって、

【発明の属する技術分野】

本発明は、半導体装置およびその製造技術に関し、特に、異層間の配線の接続部に適用して有効な技術に関するものである。

[0002]

【従来の技術】

半導体素子と配線間、または異なる層の配線間は、接続孔内に形成された導電 性膜によって接続される。

[0003]

しかしながら、半導体装置の微細化に伴い、以下に示す理由により、リザーバ と呼ばれる部位を接続部上の上層配線に設ける技術が検討されている。

[0004]

このリザーバとは、配線の一部であって、主たる電流経路となる配線部から突出した突出部(余剰部分、余裕部分)をいう。

[0005]

このリザーバの部分は、電流経路としては不要な部分であるが、エレクトロマ

イグレーション(EM)耐性を向上させるために形成される。

[0006]

このエレクトロマイグレーションとは、上層配線と下層配線間に接続部を介して電流が流れる際、配線や接続部を構成する金属原子が移動する現象をいい、その結果、配線や接続部内にボイド(空孔)が生じ、断線や接続抵抗の上昇などの接続不良を起こす。

[0007]

しかしながら、リザーバが存在すると、リザーバが金属原子の供給源となって ボイドの発生率を低減し、エレクトロマイグレーション耐性を向上させることが できる。

[0008]

また、リザーバが存在することにより、配線と接続部のパターンの合わせ余裕 を確保でき、マスクずれが生じた場合であっても配線と接続部との導通を図るこ とができる。

[0009]

例えば、下記特許文献1 (特開2001-44196号公報)には、配線の上部または下部に金属のリザーバ5aを設けることで、エレクトロマイグレーションによるボイドの発生を抑制する技術が開示されている。

[0010]

また、例えば、下記特許文献 2 (特開平 1 1 - 1 8 6 4 3 3 号公報) には、エレクトロマイグレーション (EM) 耐性を向上させるリザーバ部についての記載がある。

[0011]

【特許文献1】

特開2001-44196号公報

[0012]

【特許文献2】

特開平11-186433号公報

[0013]

# 【発明が解決しようとする課題】

本発明者は、半導体装置の研究・開発に従事しており、リザーバ部を設けることでEM耐性を向上させることを検討している。

[0014]

一方、各層の配線やこれらの間の接続部のパターンは、例えば、自動配線ツール (CAD (computer aided design) システム) を用いて配置 (レイアウト) される。この際、配線や接続部のパターンが、高密度に配置されるよう最適化される。

[0015]

しかしながら、リザーバを設けない場合には配線エラーとならないレイアウトにおいて、リザーバを設けた場合には、配線ルールエラー(バイオレーション)となり、追って詳細に説明するように配線効率(配線の実装効率)が低下するといった問題が生じた。

[0016]

本発明の目的は、配線の実装効率を向上することにある。また、配線間の接続精度を向上することにある。

[0017]

また、本発明の他の目的は、半導体装置の微細化もしくは高密度化を図ることにある。また、半導体装置の高性能化を図ることにある。

[0018]

本発明の目的ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0019]

#### 【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、 下記のとおりである。

[0020]

(1) 本発明の半導体装置の製造方法は、(a) 第1方向に延在する第1配線と、(b) 前記第1配線と接続部を介して接続され、前記第1方向と直交する第

2方向に延在する第2配線であって、前記接続部から前記第2方向と逆向きの方向に突出した余剰部分を有する第2配線と、を配置する際、(c)前記接続部の中心を前記第1配線の中心から前記第2方向にずらして配置し、(d)前記接続部の下部に前記第1配線の突出部を配置するものである。

[0021]

. :

(2)本発明の半導体装置は、(a)第1方向に延在する第1配線と、(b)前記第1配線と接続部を介して接続され、前記第1方向と直交する第2方向に延在する第2配線であって、前記第2方向と逆向きの方向に突出した第1余剰部分を有する第2配線と、を有する半導体装置であって、(c)前記接続部は、その中心が前記第1配線の中心から前記第2方向にずれて形成され、(d)前記接続部の下部には、前記前記第1配線の突出部が形成されているものである。

[0022]

# 【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

[0023]

(実施の形態1)

本実施の形態の半導体装置の配線等の配置方法を図面を参照しながら説明する

[0024]

図1は、第0層配線M0a、M0b、第1層配線M1a~M1eおよび第0層 配線と第1層配線との接続部TH0a、TH0b等の平面パターンを示す平面図 である。また、図2は、図1のレイアウトのうち、第0層配線M0a、M0bの 平面パターンを示す図であり、図3は、図1のA-A'部に対応する要部断面図 である。なお、配線間には、層間絶縁膜が存在する。

[0025]

図1~図3を参照しながら、本実施の形態の半導体装置の配線等の配置状態を 示す。 [0026]

. :

第0層配線MOaおよびMObは、Y方向に延在するグリッド(レイアウトライン、チャネル)y1、y2に沿って配置されている。このグリッドとは、X方向もしくはY方向に等間隔で規定されたライン(格子)であり、各層の最小配線間隔を規定するものである。

[0027]

また、第1層配線M1aおよびM1bは、それぞれ第0層配線M0aおよびM 0bと接続部TH0aおよびTH0bを介して電気的に接続されている。この第 1層配線M1aおよびM1bは、X方向に延在するグリッド×1に沿って配置されている。

[0028]

即ち、第1層配線M1aは、接続部TH0a上から図中の左側(M0bと逆側の方向)に延在し、第1層配線M1bは、接続部TH0b上から図中の右側(M0aと逆側の方向)に延在する。

[0029]

また、第1層配線M1aは、接続部TH0a上から図中の右側に突出したリザーバ(余剰部分、余裕部分) Raを有し、第1層配線M1bは、接続部TH0b上から図中の左側に突出したリザーバRbを有する。

[0030]

また、距離PO(拡散ピッチ)は、グリッドy1とy2間の距離である。即ち、第0層配線MO間のスペースS0と第0層配線の幅WOとの和である。また、距離P1は、グリッドx2とx3(x1とx2)間距離で、第1層配線間のスペースS1と第1層配線の幅W1との和である。この距離POとP1は、P1<POの関係にある。

[0031]

図7は、第0層配線M0の下層にMISFET (Metal Insulator Semiconduc tor Field Effect Transistor)を形成した場合の要部断面図であり、図8は、第0層配線M0とMISFETのゲート電極FGとのパターンの関係を示す平面図である。図8のB-B'方向の断面が図7に対応している。

[0032]

例えば、図7および図8に示すように、第0層配線M0の下層にMISFETが形成され、第0層配線M0間にゲート電極FGをY方向に配置し、MISFETのソース、ドレイン領域S/Dと第0層配線M0とを接続部LCNTを介して接続する場合、ゲート電極FGと接続部LCNTとのショート(短絡)を防止するため、これらの間にある程度の余裕を設ける必要がある。MISFETの微細化は進んでいるが、第0層配線M0の間隔を最小加工寸法(配線幅=配線間隔=F)とすることができない場合が多い。これに対して、第1層配線M1は、下層の素子等のレイアウトの影響を受けないため、最小加工寸法で配置することが可能となる。

[0033]

このように、第0層配線間(グリッドy間)が第1層配線間(グリッドx間) より大きくなる(P1<P0)場合が多い。

[0034]

図7に各部位の寸法の一例を示す。図7に示すように、 $P0は、0.42\mu m$ 、 $S0は、0.24\mu m$ 、 $W0は、0.18\mu m$ で、リザーバ長Lresは、 $0.06\mu m$ である。リザーバ長とは、接続部TH0のリザーバ側の端部からリザーバの端部までの距離をいう。また、S1およびW1は、例えば $0.18\mu m$ で、P1は、 $0.36\mu m$ である。また、Ø7に示すように、第1層配線M1の上部には、層間絶縁膜を介して第0層配線M0と同じ方向(Y方向)に延在する第2層配線M2を配置してもよく、この第2層配線M2の幅および間隔は、例えば $0.18\mu m$ で、この数値は、例えば、配線間に許容される最小の寸法である。第1層配線M1と第2層配線M2は、例えば接続部TH1を介して接続される。

[0035]

なお、図7においては、MISFETのソース、ドレイン領域S/Dと第0層 配線MOとを接続部LCNTを介して接続しているが、図38に示すように、ゲート電極FGを第0層配線MOと接続部LCNTを介して接続してもよい。ゲート電極上の接続部をFCNTと示す場合もあるが、便宜上ここではLCNTと示す。 [0036]

図38の左図は、ゲート電極FGに突出部(配線部)を設け、この突出部を接続部LCNTを介して第0層配線MOと接続する場合であり、図38の右図は、ゲート電極FG上に接続部LCNTを設け、さらにその上部に第0層配線MOを配置した場合である。

[0037]

このように、第0層配線M0は、MISFETのソース、ドレイン領域S/D上のみならず、ゲート電極FG上に配置されることもある。このように配置することで、ゲート電極FGへの給電経路を短縮することができる。

[0038]

ここで、図1等に示すように、第0層配線M0b上の接続部TH0bは、その中心がグリッドy2とx1の交点からから距離L1(図7の場合、0.06  $\mu$ m)だけ右側にずれている。一方、第0層配線M0a上の接続部TH0aは、その中心がグリッドx1とy1の交点にある(図1)。

[0039]

また、第0層配線M0b上の接続部TH0b下には、第0層配線M0bのノッチ (突出部、幅広部) Nbが形成されている(図2参照)。すなわち、接続部TH0bは第0層配線M0b上およびノッチNb上に位置し、第1配線層M1bと接続するように形成されている。このノッチNbのX方向の長さは、距離L1と同じとすることが好ましい。例えば、図7においては、0.06 $\mu$ mである。なお、第0層配線M0は、配線間に許容される最小の寸法以上の間隔をおいて配置されているため、ノッチを設けても必要な配線間隔は確保することができる。

[0040]

このように、本実施の形態においては、隣合うグリッド上に配置された第0層 配線上に、同一線上に互いに逆方向に延在する第1層配線を配置する際、第0層 配線上の接続部をその上部の第1層配線が延在する方向にずらして配置し、さら に、ずらした接続部下の第0層配線にノッチを設けた。

[0041]

その結果、第1層配線にリザーバを設けた場合であっても、リザーバRaとR

bもしくはRdとReのような各リザーバ間の間隔を確保できる。すなわち、同一グリッド上に配置された第1層配線のX方向の間隔を確保できるため配線密度を高めることが可能となり、配線の実装効率を向上させることができる。

## [0042]

. .

例えば、図4に示すように、第0層配線M0b上の接続部TH0bの中心を、 グリッドy2とx1の交点に配置した場合には、第1層配線のX方向の間隔が、 図1の場合より小さくなり、この間が規定の距離以下となると配線ルールエラー (space error)となる。図5は、図4のレイアウトのうち、第0層配線M0a 、M0bの平面パターンを示す図であり、図6は、図4のC-C'部に対応する 要部断面図である。

#### [0043]

配線ルールエラーが生じた場合には、第1層配線M1bは、他のグリッド、例えば、グリッド×2に移動(move)せざるを得ない(図4)。これに伴って、第1層配線M1cは、グリッド×2を避けて配置せざるを得なくなり、配線配置の自由度が大きく失われる。たとえばこの場合、他のグリッド(例えばグリッド×3)上に移動するというような手段をとらなければならず、これらの配線(M1a~M1c)の配置に必要なグリッド数の増大を招き、実効面積が大きくなる。即ち、配線の実効効率が低下する。

#### [0044]

これに対し、本実施の形態の配線等の配置方法によれば、前述した通り、リザーバを設けた場合であっても、第1層配線M1cの領域を、グリッド×2上に確保することができる。すなわち、同一グリッド上に配置された第1層配線のX方向の間隔を確保できるため、Y方向で隣り合うグリッドに第1層配線M1cのような他の配線(Another net)を配置することが可能となる。これにより配線の自由度を向上させることができ、また、配線の密度・実装効率を向上させることができる。その結果、半導体装置の微細化(チップの縮小化)や高集積化を図ることができる。この第1層配線M1c(Another net)は、第0層配線M0a、M0bには接続されない配線で、例えばX方向に離隔して配置されている他の第0層配線M0又はX方向に離隔した位置で、第1層配線M1の上層の第2層配線



M2に電気的に接続される。

[0045]

追って詳細に説明するが、半導体装置は、複数の素子間が多層の配線で接続されており、例えば、単位セル当たり1グリッドのセル面積の縮小化であっても、 半導体装置全体においては、大きな効果を得ることができる。

[0046]

また、各素子間を接続する配線の長さを短縮でき、半導体装置の高速駆動を実現できる。また、配線の長さを短縮することにより、配線抵抗を小さくでき、半導体装置の低消費電力化を図ることができる。このように、半導体装置の信頼性の向上を図ることができる。

[0047]

また、図1等に示した通り、接続部THOa、THOb上の第1層配線M1a、M1bに、リザーバRa、Rbを設けたので、配線や接続部を構成する金属原子が移動しても、リザーバが金属原子の供給源となってボイドの発生率を低減し、エレクトロマイグレーション(EM)耐性を向上させる。また、配線と接続部のパターンの合わせ余裕を確保でき、マスクずれが生じた場合であっても配線と接続部との導通を図ることができる。このように、配線間の接続精度を向上することができ、半導体装置の信頼性の向上を図ることができる。

[0048]

次に、リザーバ長Lresについて説明する。リザーバ長は、EM耐性の向上のためにはできるだけ長い方が好ましいが、あまり長くすると、配線の実装効率が低下してしまう。図9は、リザーバ長Lresと接続部THの配置率との関係を示す図表である。

[0049]

例えば、図9に示すように、Y方向に並んで延在する6つの第0層配線M0上に、接続部THを介して第1層配線M1を配置する場合を考える。

[0050]

ケース1に示すように、リザーバ長Lresを、距離P0と距離P1との差の1/2以下(Lres  $\leq$  (P0-P1) /2)とした場合、同じグリッドx上に

並んで接続部THを配置することが可能である。即ち、接続部配置率(TH配置率)は、100%となる。なお、第0層配線M0、第1層配線M1と接続部THの配線幅は同じで、この幅および第1層配線M1間は、最小加工寸法であるとする。

# [0051]

, **:** 

ケース2に示すように、リザーバ長Lresを、距離P0と距離P1との差の1/2より大きく、距離P0と距離P1との差以下((P0-P1)/2<Lres≦(P0-P1))とした場合、同じグリッドx上の各グリッドyとの交点には、接続部THは連続して3つしか配置できなくなり、次のグリッドy上には配置することができない。このケース2をケース1と比較すると、その接続部配置率(TH配置率)は75%となる。なお、この場合第0層配線M0と接続部THの中心をずらす必要がある。しかしながら、ケース1と比較してリザーバ長を長くできるため、EM耐性を向上することが可能となり、配線の信頼性を高めることができる。

### [0052]

ケース3に示すように、リザーバ長Lresを、距離POと距離P1との差より大きく、距離POと距離P1との差の2倍以下((PO-P1) <Lres≦2(PO-P1))とした場合、配線のEM耐性を向上することができるが、同じグリッドx上の各グリッドyとの交点には、接続部THは連続して2つしか配置できなくなり、次のグリッドy上には配置することができない。その結果、ケース1と比較すると接続部配置率は66.7%となる。なお、この場合も第0層配線MOと接続部THの中心をずらす必要がある。

#### [0053]

なお、リザーバ長Lresを、距離POと距離P1との差の1/2より大きく ((PO-P1)/2<Lres)し、第0層配線MOと接続部THの中心をず らさない場合は、接続部配置率は、50%となる。

#### [0054]

従って、ケース1~3のいずれの場合も、接続部配置率が向上するが、ケース 1の場合には、リザーバ長が相対的に短いためEM耐性が低下する。また、ケー ス3の場合には、配線の中心部と接続部とのずれが大きくなるためノッチが大きくなり、配線配置の自由度が大きく失われる。よって、同一グリッド×を避けて第1層配線M1を配置せざるを得なくなり、配線の実効面積が劣化する恐れがある。また、配線経路が複雑となり、信号伝達の遅延を引き起こす恐れがある。

[0055]

[0056]

また、リザーバ長Lresの定義をケース1にした場合においても、第0層配線MOにノッチNを設け、接続部THの配置を第0層配線MOの中心とずらして形成してもよい。すなわち、ケース2およびケース3のようにノッチNを設け、そのノッチN上に接続部THを形成することが可能である。同様にリザーバ長Lresの定義をケース2にした場合においても、ケース3のようなより長いノッチN上に接続部THを形成することも可能である。

[0057]

また、これらのケース1~3を各配線層の配線密度の程度によってそれぞれ組み合わせて用いてもよい。すなわち、配線を密に配置する必要が無いとき、もしくは、配線の信頼性を確保したい場合には、ケース3の方式に従って配置されている配線領域があってもよいし、逆に配線密度を高くして配置しなければならない場合にはケース1の方式(リザーバ長定義と配置方法)を用いてもよい。

[0058]

なお、前述の例では、例えば、グリッド×1上の接続部THOa、THObの うち、THObの中心を右側にずらしたが、THOaの中心を左側にずらしても よい。

[0059]

このように、同じグリッドy上に配置される第1層配線下の接続部のうち、その中心を左側にずらす場合の例を、第1層配線M1d部を例に説明する(図1参照)。

[0060]

即ち、グリッドx3に沿って配置される第1層配線M1dおよびM1eは、それぞれ第0層配線M0aおよびM0bと接続部TH0dおよびTH0eを介して電気的に接続されている。

[0061]

即ち、第1層配線M1dは、接続部TH0d上から図中の左側に延在し、第1 層配線M1eは、接続部TH0e上から図中の右側に延在する。

[0062]

また、第1層配線M1dは、接続部THOd上から図中の右側に突出したリザーバRdを有し、第1層配線M1eは、接続部THOe上から図中の左側に突出したリザーバReを有する。なお、距離POとP1は、P1<POの関係にある

[0063]

ここで、第0層配線M0b上の接続部TH0dは、その中心がグリッドy1とx3の交点からから距離L1だけ左側にずれている。一方、第0層配線M0a上の接続部TH0eは、その中心がグリッドy2とx3の交点にある。

[0064]

また、第0層配線MOa上の接続部THOd下には、第0層配線MOaのノッチNdが形成されている(図2参照)。なお、第0層配線MOは、最小加工寸法で配置されていないため、ノッチを設けても必要な配線間隔は確保することができる。

[0065]

このように、接続部TH0dの中心を左側にずらし、第0層配線M0aに、ノッチNdを設けたので、第1層配線(M1d、M1e)にリザーバRd、Reを設けた場合であっても、これらのX方向の間隔を確保でき、配線の実装効率を向けさせることができる。

[0066]

(実施の形態2)

半導体装置は、コンピュータを利用し設計される(CAD)。CADは、LS ,

I (Large Scale Integrated Circuit) を短期間に開発するためには必要不可欠なものとなっている。このCADに使用するコンピュータシステム(CADシステム)は、CADツール群により構成され、各設計工程に応じて種々のCADツールが使用される。言い換えれば、CADツールは、特定目的用に開発されたソフトウェアである。

[0067]

従って、実施の形態1で説明した配線もCADツールを用いて自動的に配置することが可能である。

[0068]

以下、本実施の形態においては、実施の形態1で説明した配線のレイアウトを 実現するためのCADツール(自動配置配線ツール)について説明する。なお、 本実施の形態のCADツールを用いて配置される配線等の形状等は、実施の形態 1において図1等を参照しながら説明したレイアウトと同様であり、ここでは、 その詳細な説明を省略する。

[0069]

実施の形態1で説明したように、配線のレイアウトには種々の条件がある。 a )第0層配線M0は、グリッドy上に配置する。 b )第1層配線M1は、グリッド×上に配置する。 c )第0層配線と第1層配線との接続部TH0は、グリッド×とグリッドyの交点に配置する。 d )第1層配線M1には、リザーバを設ける

[0070]

(1)まず、第0層配線M0上に接続部TH0および第1層配線M1を配置するモデル(M0モデル)について図10を参照しながら説明する。

[0071]

第0層配線M0a、M0bは、本CADツールの前段階の工程で最適配置されているものとする。

[0072]

この第0層配線M0a、M0bに、第1層配線M1a、M1bを最適配置する。 。ここでは、リザーバ長を考慮せず配置する。 [0073]

次いで、接続部TH0a、TH0bを第0層配線M0と第1層配線M1との交点に配置する。

[0074]

次いで、第1層配線M1にリザーバRa、Rbを追加し、これらのX方向の距離が所定の長さ以上であるかどうかを判断する。所定の長さとは、例えば、配線間に許容される最小の寸法である。

[0075]

所定の長さ以下の場合には、第1層配線M1下のいずれか一方の接続部TH0 を第1層配線の延在方向にずらす。図10では、接続部TH0bを右側に距離L 1だけずらしている。

[0076]

さらに、ずらした接続部下に第0層配線MOのノッチNを追加する。図10では、第0層配線MObにノッチNbを追加している。

[0077]

なお、これらの工程を経ず、リザーバを含めた第1層配線M1をその下部の接続部TH0がグリッドの交点から第1層配線M1が延在する方向にずれて配置することを許容するプログラムを用いて第1層配線M1および接続部TH0等を配置してもよい。

[0078]

(2)次に、第0層配線MO上にずらして配置した接続部THOおよびその上部の端子部T(第1層配線M1の一部)を規定しておき、端子部Tを起点に第1層配線を配置するモデル(M1モデル)について図11を参照しながら説明する

[0079]

即ち、グリッドy1、y2上に最適配置されている第0層配線MOa、MOb 上の、グリッドx1との交点部の接続部TH0のうち一方を、その中心が前記交 点部からX方向にずれるよう配置する。図11では、接続部THObを、距離L 1だけ右側にずらしてある。この接続部THOb上に、接続部THObの中心を ずらした方向と逆側の方向にリザーバRbを有する端子部Tbを配置する。さらに、ずらした端子部Tb下の第0層配線MObにはノッチNbを設ける。

[0080]

, ,

また、他方の接続部THOaをグリッド×1との交点部上に配置し、この接続部THOa上に、接続部THOa上から右側にリザーバRaを有する端子部Taを配置する。

[0081]

この端子部Ta、Tbの位置情報を基に、端子部TからリザーバRとは逆側の 方向に第1層配線M1が延在するよう第1層配線M1を自動配置する。言い換え れば、端子部Tを起点に第1層配線M1を最適配置する。

[0082]

このM1モデルにおいては、接続部THO(端子部T)の位置があらかじめ限 定されるため、場合によっては、前記M0モデルより配線の実装効率が低下する 恐れがある。

[0083]

しかしながら、このM1モデルにおいては、第1層配線M1の配置条件が少なくなり配線設計のTAT (turn around time) を短縮することができる。

[0084]

即ち、M0モデルにおいては、第0層配線M0に対する接続部TH0およびその上部の第1層配線M1の配置の組み合わせを網羅的に行いながら配線設計(実装)を行う必要がある。

[0085]

例えば、図1に示した場合においても、第0層配線M0上の3交点に接続部TH0を配置することが可能であり、設計の自由度が大きい分、最適配置の確定に時間がかかる。特に、M0モデルにおいて、接続部TH0をグリッドの交点に配置するという条件を外し、グリッドの交点からずれて配置することを許容する場合には、さらに、最適配置の確定に時間がかかる。

[0086]

図1においては、グリッド2×3の領域を示したにすぎないが、実際は複数の

素子(セル)間が多層の配線等で接続されており、これらの接続の組み合わせを 網羅的に行いながら配線設計を行うには、コンピュータの計算能力の向上が必要 であり、また、計算時間も長くなる。

[0087]

これに対し、M1モデルにおいては、配線設計のTATを短縮することができ、また、一般的なCADシステムを用いることができる。

[0088]

(実施の形態3)

実施の形態1においては、隣り合う接続部THOa、THObのうち接続部THOaのみをずらして配置したが(図1参照)、隣り合う接続部THOa、THObをそれぞれ逆方向(離れる方向)にずらしても良い。

[0089]

本実施の形態の半導体装置の配線等の配置方法を図面を参照しながら説明する。なお、接続部および第1層配線の配置位置等を除いては、実施の形態1と同様であるため対応する部位に同符号を付し、異なる部分についてのみ詳細に説明する。

[0090]

図12は、第0層配線M0a、M0b、第1層配線M1a~M1eおよび第0層配線と第1層配線との接続部TH0a、TH0b等の平面パターンを示す平面図である。また、図13は、図12のレイアウトのうち、第0層配線M0a、M0bの平面パターンを示す図であり、図14は、図12のD-D'部に対応する要部断面図である。

[0091]

図12~図14を参照しながら、本実施の形態の半導体装置の配線等の配置状態を説明する。

[0092]

第0層配線MOaおよびMObは、グリッドy1、y2に沿って配置され、グリッドx1に沿って配置されている第1層配線M1aおよびM1bと、接続部THOaおよびTHObを介して電気的に接続されている。

[0093]

即ち、第1層配線M1aは、接続部TH0a上から図中の左側に延在し、第1層配線M1bは、接続部TH0b上から図中の右側に延在する。

[0094]

また、第1層配線M1aは、接続部TH0a上から図中の右側に突出したリザーバRaを有し、第1層配線M1bは、接続部TH0b上から図中の左側に突出したリザーバRbを有する。

[0095]

また、距離POは、グリッドy1とy2間の距離で、第0層配線間のスペース SOと第0層配線の幅WOとの和である。また、距離P1は、グリッドx1とx 2間距離で、第1層配線間のスペースS1と第1層配線の幅W1との和である。 この距離P1とPOは、P1<POの関係にある。

[0096]

実施の形態1で説明したように、第0層配線MOの下層に、ゲート電極FGが Y方向に配置される場合には、P1<POの関係となることが多い。

[0097]

図15に、第0層配線MOとMISFETのゲート電極FGとのパターンの関係を示す。図16に、第0層配線MOの下層にMISFETを形成した場合の要部断面図を示す。図15のE-E'方向の断面が図16に対応している。

[0098]

図16に示すように、例えば、POは、O.  $42\mu$ m、SOは、O.  $24\mu$ m、WOは、O.  $18\mu$ mで、リザーバ長Lresは、O.  $06\mu$ mである。また、S1およびW1は、O.  $18\mu$ mで、P1は、O.  $36\mu$ mである。また、第2層配線M2の幅および間隔は、O.  $18\mu$ mである。

[0099]

ここで、図12等に示すように、第0層配線M0b上の接続部TH0bは、その中心がグリッドy2とx1の交点からから距離L2だけ右側にずれている。また、第0層配線M0a上の接続部TH0aは、その中心がグリッドy1とx1の交点からから距離L2だけ左側にずれている。距離L2は、例えば0.03μm

である(図16)。

[0100]

また、第0層配線M0a上の接続部TH0a下には、第0層配線M0aのノッチNaが形成され、第0層配線M0b上の接続部TH0b下には、第0層配線M0bのノッチNbが形成されている(図13参照)。このノッチNa、Nbの長さは、距離L2と同じとすることが好ましい。図16においては、例えば0.03 $\mu$ mである。なお、第0層配線M0は、配線間に許容される最小の寸法以上の間隔をおいて配置されているため、ノッチを設けても必要な配線間隔は確保することができる。

[0101]

このように、本実施の形態においては、隣り合うグリッド上に配置された第0層配線上に、同一のグリッド上に互いに逆方向に延在する第1層配線を配置する際、第0層配線上の2つの接続部を、その上部の第1層配線が延在する方向にそれぞれずらして配置し、さらに、ずらした接続部下の第0層配線にノッチを設けた。

[0102]

その結果、第1層配線にリザーバを設けた場合であっても、これら第1層配線のX方向の間隔を確保でき、配線の実装効率を向上させることができる。

[0103]

また、同一グリッド上に配置された第1層配線のX方向の間隔を確保できるため、Y方向で隣り合うグリッドに第1層配線M1cのような他の配線を配置することが可能となる。これにより配線の自由度を向上させることができ、配線の密度・実装効率を向上させることができる。

[0104]

また、各素子間を接続する配線の長さを短縮でき、半導体装置の駆動の高速化、低消費電力化を図ることができ、半導体装置の信頼性の向上を図ることができる。

[0105]

また、リザーバを設けることによりEM耐性を向上させ、また、配線と接続部

のパターンの合わせ余裕を確保できる。このように、半導体装置の信頼性の向上 を図ることができる。

[0106]

また、本実施の形態においても、図9に示すケース1~3を実施の形態1と同様に、各配線層の配線密度の程度によってそれぞれ組み合わせて用いてもよい。

[0107]

また、後述の実施の形態 4 の(3-3)で説明を加えるが、配線レイアウトを最適化するため、リザーバ長 L r e s を、距離 P 0 と距離 P 1 との差の 1/2 より大きく、距離 P 0 と距離 P 1 との差以下((P 0-P 1)/ 2 < L r e s  $\leq$  (P 0-P 1))とするのがより好ましい。

[0108]

なお、第1層配線M1 d およびM1 e は、それぞれ第0層配線M0 a およびM0 b と接続部THO d およびTHO e を介して電気的に接続され、これらの接続部も、接続部THO a およびTHO b と同様、それぞれ逆方向(離れる方向)にずれて配置されている(図12)。

[0109]

(実施の形態4)

本実施の形態においては、実施の形態3で説明した配線のレイアウトを実現するためのCADツールについて説明する。なお、本実施の形態のCADツールを用いて配置される配線等の形状等は、実施の形態3において図12等を参照しながら説明したレイアウトと同様であり、ここでは、その詳細な説明を省略する。

[0110]

(1)第0層配線MO上に接続部THOおよび第1層配線M1を配置するモデル (MOモデル)について図17を参照しながら説明する。

[0111]

第0層配線MOa、MObは、本CADツールの前段階の工程で最適配置されているものとする。

[0112]

この第0層配線MOa、MObに、第1層配線M1a、M1bを最適配置する

。ここでは、リザーバ長を考慮せず配置する。

[0113]

.:

次いで、接続部THOa、THObを第0層配線MOと第1層配線M1との交点に配置する。

# [0114]

次いで、第1層配線M1にリザーバRa、Rbを追加し、これらの間のX方向の距離が所定の長さ(配線間に許容される最小の寸法)以上であるかどうかを判断する。

## [0115]

所定の長さ以下の場合には、第1層配線M1下の両方の接続部TH0a、TH0bをその上部の第1層配線M1の延在方向にそれぞれ距離L2だけずらす。即ち、隣り合う接続部をそれぞれ逆方向(離れる方向)に距離L2ずつずらす。

[0116]

さらに、ずらした接続部下の第0層配線MOにノッチNa、Nbを追加する。

## [0117]

なお、これらの工程を経ず、リザーバを含めた第1層配線M1をその下部の接続部TH0がグリッドの交点から第1層配線M1が延在する方向にずれて配置することを許容するプログラムを用いて第1層配線M1および接続部TH0等を配置してもよい。

[0118]

(2)次に、第0層配線MO上にずらして配置した接続部THOおよびその上部の端子部T(第1層配線M1の一部)を規定しておき、端子部Tを起点に第1層配線を配置するモデル(M1モデル)について図18を参照しながら説明する

[0119]

即ち、グリッドy1、y2上に最適配置されている第0層配線MOa、MOb上の、グリッドx1との交点部に接続部THOa、THObを、その中心が前記交点部からそれぞれ左側、右側にずれるよう配置する。この接続部THO上に、接続部THOをずらした方向と逆側の方向にリザーバRa、Rbを有する端子部

Ta、Tbを配置する。さらに、ずらした端子部Ta、Tb下の第0層配線MO a、MObにはノッチNa、Nbを設ける。

[0120]

この端子部Ta、Tbの位置情報を基に、端子部Tから前記リザーバRとは逆側の方向に第1層配線M1が延在するよう第1層配線M1を自動配置する。言い換えれば、端子部Tを起点に第1層配線M1を最適配置する。

[0121]

このM1モデルにおいても、実施の形態2で説明したM1モデルと同様に、第 1層配線M1の配置条件が少なくなり配線設計のTATを短縮することができる 。また、一般的なCADシステムを用いることができる。

[0122]

(3)また、本実施の形態のMOモデルにおいて、図19に示すように、グリッドッに沿って延在する第0層配線MOの、グリッドxとの交点の両側にノッチNを設けた第0層配線を仮想的に配置し、その上部に接続部THOおよび第1層配線M1を配置してもよい。即ち、図19に示すパターンをCADツールに、ライブラリ(データベース)として設定しておく。

[0123]

(3-1) 次いで、例えば(1) で説明したM0モデルを用いて、第1層配線 M1および接続部TH0を配置する。

[0124]

即ち、まず、仮想的な第0層配線MOのパターン上に第1層配線M1を配置する。ここでは、リザーバ長を考慮せず配置する。

[0125]

次いで、接続部TH0を第0層配線M0と第1層配線M1との交点に配置する

[0126]

次いで、第1層配線M1にリザーバを追加し、第1層配線M1間のX方向の距離が所定の長さ(配線間に許容される最小の寸法)以上であるかどうかを判断する。

[0127]

この所定の長さ以下の場合には、第1層配線M1下の2つの接続部を互いに離れる方向にずらす。

[0128]

次いで、接続部と仮想的な第0層配線MOのパターンの重なった部分にノッチ Nを有する第0層配線MOのパターンを決定する。言い換えれば、仮想的な第0 層配線MOのパターンのノッチのうち、その上部に接続部が形成されたノッチ部 のみを正規の(現実の)ノッチとする。

[0129]

(3-2) また、仮想的にノッチNが設けられた第0層配線M0のパターン上に第1層配線M1を配置する際に、第1層配線M1の延在する方向と接続部TH0の配置されるグリッドxyの位置を決めておけば、接続部TH0の配置は自動的にノッチN上にずらされて配置される。

[0130]

具体的には実施の形態3で説明した図12に示すような配線レイアウトをする場合、グリッド×1とy1との交点に配置される接続部TH0aとグリッド×1とy2との交点に配置される接続部TH0bに、それぞれ接続部TH0aの左側および接続部TH0bの右側から、第1層配線M1aおよびM1bが接続されるとした場合、接続部TH0aは第1層配線M1aの延在する方向にずらされて形成され、接続部TH0bは第1層配線M1bの延在する方向にずらされて形成される。

[0131]

次いで、第1層配線M1にリザーバRaおよびRbを追加するが、接続部THOaおよびTHObは上記のようにずらされて形成されているため、リザーバRaとリザーバRb間で配線間隔が確保される。

[0132]

このようにレイアウトのルール(アルゴリズム)を設定しておけば、自動配線ツールで配線のレイアウトを行う場合に、配線エラーが無く、同一グリッド上に配置された第1層配線の間隔を確保できる配線を配置することが可能となる。

[0133]

(3-3) ここで、リザーバ長は図9に示すケース2を用いてレイアウトを行うことが好ましい。仮にケース3を用いた場合には、接続部TH0をずらす幅が大きくなるので、それに伴って第0層配線M0の両側に設けるノッチNの長さも大きくなり、第0層配線M0で配線エラーを起こしてしまう。すなわち、ケース3を用いると、第0層配線M0の両側に仮想のノッチNを設けることができないので、配線の自由度が失われることになる。これに対してケース2では、第0層配線M0の両側に仮想のノッチNを設けても配線エラーとなることがないので、配線のレイアウトにおいて自由度を高めることができる。

[0134]

このように、すべてのグリッドの交点にノッチを有する第0層配線を仮想的に配置することで、「第0層配線M0上に接続部TH0を配置する」という一般的な条件が既定された自動配置配線ツールを用いることができる。

[0135]

即ち、既存の自動配線ツールにおいては、下層配線のパターン上に接続部を配置できなければエラーとなるツールも少なくない。

[0136]

しかしながら、このようなライブラリを準備しておけば、接続部をいずれのグ リッドの交点にずらして配置してもエラーとなることがなく、自動配線ツールの 選択の幅が広がる。

[0137]

もちろん、その上部に接続部TH0が形成されるか否かに係わらず、第0層配線M0のパターンを図19に示すパターンとしても良い。図20は、この場合の第0層配線M0a、M0b、第1層配線M1a $\sim$ M1eおよび第0層配線と第1層配線との接続部TH0a、TH0b等の平面パターンを示す平面図であり、図21は、図20のF-F7 部に対応する要部断面図である。

[0138]

但し、この場合は、第0層配線MOのパターンが複雑化し、配線パターン形成におけるレジスト膜の解像が困難となる。また、配線領域が大きくなり、配線間

容量が増加してしまう。

[0139]

従って、接続部THOの下部にのみ第0層配線のノッチを設ける方が好ましい

[0140]

なお、図19に示すパターンをライブラリ(データベース)として、実施の形態2で説明した配線の配置方法に用いてもよい。

[0141]

(実施の形態5)

次に、鏡面配置された2入力NANDセル(以下「2NANDセル」という) に実施の形態1もしくは2で説明した配線の配置方法を適用した例について説明 する。

[0142]

(1)まず、2NANDセルの回路図を説明する。図22は、2NANDセルの回路図であり、図示するように、入力端子a1は、pチャネル型MISFET Qp1およびnチャネル型MISFETQn1のゲート電極に接続され、入力端子a2は、pチャネル型MISFETQp2およびnチャネル型MISFETQn2のゲート電極に接続されている。また、出力端子znと、電源電位(Vdd)との間には、pチャネル型MISFETQp1およびQp2が並列に接続され、出力端子znと、接地電位(基準電位、Vss)との間には、nチャネル型MISFETQn2およびQn1が順に直列に接続されている。

[0143]

(2)次いで、鏡面配置された2NANDセルの構造を製造方法に沿って説明 する。

[0144]

図23~図27は、2NANDセルを構成する各層のパターンレイアウトを示す平面図であり、図28は、平面図のG-G'部に対応する断面図である。なお、図27に示すように、2NANDセルは、セル領域CA1とCA2に形成され、これらのセルは、セル領域を区画し、Y方向に延在するラインに対し対称に配

置(鏡面配置)される。

[0145]

図23および図28に示すように、半導体基板1中に形成された溝内に絶縁膜として例えば酸化シリコン膜を埋め込むことにより素子分離3を形成する。次いで、半導体基板1中にn型不純物およびp型不純物を注入し、拡散させることによりn型ウエル5およびp型ウエルを形成する。このn型ウエル5の露出領域をアクティブAcNと、また、p型ウエルの露出領域をアクティブAcPとする。

[0146]

次いで、半導体基板1上に導電性膜として例えば不純物をドープした多結晶シリコン膜を堆積し、パターニングすることによりゲート電極FGを形成する。このゲート電極FGの内、FG1およびFG2は、アクティブAcN上に、FG3およびFG4は、アクティブAcP上に、Y方向に延在する。FG1は、Qp1のゲート電極で、FG2は、Qp2のゲート電極である。また、FG3は、Qn1のゲート電極で、FG4は、Qn2のゲート電極である。また、FG1とFG3は、前記多結晶シリコン膜よりなる配線部により接続され、また、FG2とFG4も同様に接続される。

[0147]

次いで、ゲート電極 F G の両側の半導体基板 1 (p型ウエル)中に n型不純物を注入し、n<sup>-</sup>型半導体領域を形成する。また、ゲート電極の両側の半導体基板 1 (n型ウエル)中に p型不純物を注入し、p<sup>-</sup>型半導体領域 1 1 を形成する。

[0148]

次いで、ゲート電極FG上に絶縁膜として窒化シリコン膜を堆積し、異方的に エッチングすることによりゲート電極FGの側壁にサイドウォール膜SWを形成 する。

[0149]

次いで、ゲート電極およびサイドウォール膜をマスクに、ゲート電極の両側の 半導体基板1 (p型ウエル) 中にn型不純物を注入し、nチャネル型MISFE Tのソースおよびドレイン領域となるn<sup>+</sup>型半導体領域を形成する。また、ゲー ト電極の両側の半導体基板1 (n型ウエル) 中にp型不純物を注入し、pチャネ ル型M I S F E T のソースおよびドレイン領域となる p <sup>+</sup>型半導体領域 1 5 を形成する。

[0150]

次いで、半導体基板1上に高融点金属膜として例えばコバルト膜を堆積し、熱処理を加えて半導体基板1を構成するシリコンと反応させることで、コバルト膜と半導体基板1およびゲート電極FGとの接触部にコバルトシリサイド膜17を 形成する。

[0151]

次いで、未反応のコバルト膜を除去し、半導体基板1上に絶縁膜として例えば 酸化シリコン膜19を堆積する。

[0152]

次いで、図24および図28に示すように、酸化シリコン膜19を選択的に除去することによりMISFETのソース、ドレイン領域上もしくはゲート電極上にコンタクトホール21を形成する。

[0153]

次いで、コンタクトホール21内を含む酸化シリコン膜19上に、バリア膜として例えばTiN(窒化チタン)膜を薄く堆積し、さらに、その上部に、導電性膜としてW(タングステン)膜をコンタクトホール21を埋め込む程度堆積する

[0154]

次いで、コンタクトホール 2 1 の外部のTiN膜およびW膜を例えばСMP (Chemical Mechanical Polishing) 法により除去することにより接続部 (プラグ) LCNTを形成する。

[0155]

[0156]

次いで、絶縁膜23を選択的に除去することにより配線溝25を形成する。次いで、配線溝25内を含む絶縁膜23上に、バリア膜として例えばTiN膜、TaN膜等の単層膜又はそれらを積層した積層膜を薄く堆積し、さらに、その上部に、導電性膜としてW膜又は銅(Cu)膜を配線溝25を埋め込む程度堆積する。

[0157]

次いで、配線溝25の外部のバリア膜および導電性膜を例えばCMP法により除去することにより第0層配線MOを形成する。

[0158]

第0層配線MOは、グリッドッに沿ってY方向に形成される。但し、一部、X方向に延在する部分もある。また、第0層配線MO間にゲート電極FGが位置する。平面図において破線でグリッドを示す。X方向のグリッドをグリッドx、Y方向のグリッドをグリッドyとする。

[0159]

次いで、絶縁膜23上に例えば窒化シリコン膜および酸化シリコン膜の積層膜よりなる絶縁膜27を堆積する。

[0160]

次いで、図26および図28に示すように、絶縁膜27を選択的に除去することによりコンタクトホールC0を形成する。次いで、コンタクトホールC0内を含む絶縁膜27上に、バリア膜として例えばTiN膜を薄く堆積し、さらに、その上部に、導電性膜としてW膜をコンタクトホールC0を埋め込む程度堆積する。次いで、接続部LCNTと同様に、コンタクトホールC0内に、TiN膜およびW膜を埋め込むことにより接続部TH0を形成する。

[0161]

次いで、図27および図28に示すように、絶縁膜27上に、例えば窒化シリコン膜および酸化シリコン膜の積層膜よりなる絶縁膜29を堆積し、配線溝25と同様に、配線溝31を形成する。

[0162]

次いで、配線溝31内を含む絶縁膜29上に、バリア膜として例えばTiN膜

を薄く堆積し、さらに、その上部に、導電性膜としてCu(銅)膜を例えばメッキ法やスパッタ法等を用いて配線溝31を埋め込む程度形成し、次いで、配線溝31の外部のTiN膜およびCu膜を例えばCMP法により除去することにより第1層配線M1を形成する。

#### [0163]

. . .

この第1層配線M1は、図27に示すように、グリッド×上に沿ってX方向に 形成される。

### [0164]

ここで、第1層配線M1の内、M1aは、入力端子a1に対応し、M1bは、入力端子a2に対応する。また、M1cは、出力端子znに対応する。なお、第1層配線M1dには、電源電位(Vdd)が供給され、M1eには、接地電位(Vss)が供給される。なお、第0層配線M0の内、M0hは、n型ウエル(AcN)の給電部と接続され、M0gは、p型ウエル(AcP)の給電部と接続される。

#### [0165]

ここで、セル領域CA2の第1層配線M1aは、第0層配線M0a上の接続部TH0a上から右方向すなわちセル境界領域から離れる方向に延在し、また、セル領域CA1の第1層配線M1aは、第0層配線M0a上の接続部TH0a上から左方向に延在し、これらの配線は、同じグリッドy上に位置するように配置する。

#### [0166]

そこで、セル領域CA2の第1層配線M1a下の接続部TH0aを第0層配線M0aの中心から右方向すなわちセル境界領域から離れる方向にずらして配置(右ずらし配置)し、また、セル領域CA1の第1層配線M1a下の接続部TH0aを第0層配線M0aの中心から左方向にずらして(左ずらし配置)配置する。なお、他の接続部TH0は第0層配線M0の中心に配置されている。

### [0167]

このようにセル領域CA2の配置を設定することで、鏡面配置されたセル領域CA1は、セル境界領域を境にセル領域CA2を折り返した配置としてレイアウ

トされる。ここで、セル領域CA1の接続部TH0aは第0層配線M0aの中心からセル境界領域から離れる方向にずらして配置されているため、セル領域CA2の接続部TH0aも第0層配線M0aの中心からセル境界領域から離れる方向にずらされて配置される。

[0168]

このように配置することにより第1層配線M1aにリザーバRを設けても、配線のX方向の間隔を確保することができる。

[0169]

この後、図28に示すように、絶縁膜33や35を堆積し、配線溝37中に第2層配線M2を形成する。

[0170]

図17および図28に示すセル構造は、例えば実施の形態2等で説明したM1 モデルの自動配線配置によって実現することができる。

[0171]

即ち、セル領域CA2の接続部TH0aをあらかじめ右にずらして配置し、セル領域CA1の接続部TH0aをあらかじめ左にずらして配置し、これらの上部にリザーバRを接続部をずらした方向と逆方向に設定した端子部Taを設け、セル領域CA1を鏡面配置した後に、これを起点に第1層配線M1を最適配置する(図27参照)。

[0172]

また、MOモデルを用いて、第1層配線M1下の接続部THOaが、セルの端部において、同一のグリッド×上に隣り合うよう配置された場合、これらをそれぞれ逆方向(離れる方向)にずらして配置し、リザーバ領域Rを確保することも可能である。

[0173]

(実施の形態6)

次に、4入力NANDセル(以下、「4NANDセル」という)に実施の形態  $1\sim4$ で説明した配線の配置方法を適用した例について説明する。

[0174]

(1)まず、4NANDセルの回路図を説明する。図29は、4NANDセルの回路図であり、図示するように、入力端子a1は、pチャネル型MISFET Qp1およびnチャネル型MISFETQn1のゲート電極に接続され、同様に、入力端子a2~a4は、それぞれpチャネル型MISFETQp2~Qp4のゲート電極に、また、nチャネル型MISFETQn2~Qn4のゲート電極に接続されている。また、出力端子znと、電源電位(Vdd)との間には、pチャネル型MISFETQp1~Qp4が並列に接続され、出力端子znと、接地電位(Vss)との間には、nチャネル型MISFETQn1~Qn4が順に直列に接続されている。

#### [0175]

(2) なお、この4NANDセルを構成する配線等は、そのパターンは異なるが、実施の形態5と同様に形成することができるため、ここでは、各層のパターンについて詳細に説明する。

#### [0176]

図30~図35は、4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

#### [0177]

図30に示すように、ゲート電極FG1~FG4は、アクティブAcN上にY方向に延在し、ゲート電極FG5~FG8は、アクティブAcP上にY方向に延在する。

#### [0178]

このゲート電極FG1とFG5、FG2とFG6、FG3とFG7、およびFG4とFG8とは、それぞれゲート電極と同層の多結晶シリコン膜よりなる配線部により接続されている。

#### [0179]

また、ゲート電極FGの両側等の所望の位置に接続部LCNTが配置されている(図31)。

#### [0180]

図32に示すように、ゲート電極FG間には、第0層配線MOが、グリッドy

に沿ってY方向に延在する。但し、一部、X方向に延在する部分もある。

[0181]

第0層配線MO上には接続部THOが配置され(図33)、この接続部THO 上に第1層配線M1がグリッド×に沿ってX方向に配置される(図34)。

[0182]

ここで、第1層配線M1aは、入力端子a1に対応し、M1bは、入力端子a2に対応する。また、M1cは、入力端子a3に、M1dは、入力端子a4に対応する。また、M1eは、出力端子znに対応する。なお、第1層配線M1kには、電源電位(Vdd)が供給され、M1jには、接地電位(Vss)が供給される。また、第0層配線の内、M0kは、n型ウエルの給電部と接続され、M0jは、p型ウエルの給電部と接続される。

[0183]

ここで、第1層配線M1aは、第0層配線M0上の接続部TH0a上から左方向に延在し、第1層配線M1bは、第0層配線上の接続部TH0b上から右方向に延在し、これらの配線は、同じグリッドx上に位置する。

[0184]

そこで、第1層配線M1a下の接続部TH0aを第0層配線M0の中心から左方向にずらして配置(左ずらし配置)し、また、第1層配線M1b下の接続部TH0を第0層配線M0の中心から右方向にずらして(右ずらし配置)配置する。

[0185]

また、第1層配線M1cは、第0層配線M0上の接続部TH0c上から左方向に延在し、第1層配線M1dは、第0層配線M0上の接続部TH0d上に短く配置され、第1層配線M1eは、第0層配線M0上の接続部TH0e上から右方向に延在し、これらの配線は、同じグリッドx上に位置する。

[0186]

そこで、第1層配線M1c下の接続部TH0cを第0層配線M0の中心から左方向にずらして配置(左ずらし配置)し、また、第1層配線M1e下の接続部TH0eを第0層配線M0の中心から右方向にずらして(右ずらし配置)配置する。また、第1層配線M1d下の接続部TH0dは第0層配線M0の中心に配置さ

れている(中心配置)。なお、他の接続部THOも第0層配線MOの中心に配置されている。

[0187]

このように配置することにより第1層配線M1a、M1b等にリザーバを設けても、配線のX方向の間隔を確保することができる。

[0188]

従って、これらの配線の実装効率を向上させ、他のグリッドxに他の第M1層 配線 (Another net) ANを配置することができる。

[0189]

図35に、第1層配線M1上の接続部TH1およびその上部の第2層配線M2 の配置の一例を示す。

[0190]

(実施の形態7)

実施の形態5や6においては、NANDセルを例に説明したが、スタンダードセル等に用いられる基本セル、例えば、インバータやAND回路等の配線部に本発明を適用してもよい。

[0191]

[0192]

また、これらの基本セルの鏡面配置のみならず、多種の基本セルを配置し、これらの間の結線に本発明を用いることができる。

[0193]

特に、実施の形態5で、2NANDセルを例に説明したように、基本セルは、 それを構成する複数のMISFETのゲート電極FGが一定方向に並列に配置され、これらの間に第0層配線MOが形成されことが多い。

[0194]

これらのセル面積を縮小するためには、セルの外周部の第0層配線M0上に入力部(a1、a2・・・an)もしくは出力部(zn)を設けることが多くなる。従って、図36に示すように、複数の基本セル(BC1 $\sim$ BC6)が配置されている場合には、各セルの第1層配線M1の延在方向の境界部において第1層配線のリザーバRが近接して配置される可能性が高い。

[0195]

従って、このような領域において、実施の形態 1 ~ 4 で説明したような配線配置を用いることで、他の配線 (Another net) の引き回しが可能となり、配線の実装効率を向上させることができる。

[0196]

図37は、本発明者らが複数の基本セル間を結線した配線レイアウトの一例である。例えば、領域(a)は、本発明の適用箇所(両ずらし配置)であり、領域(b)は、接続部をずらして配置していない個所である。

[0197]

このように、接続部(配線)間にゆとりがあり、リザーバを設けても配線間隔 を確保できる箇所には、接続部をずらして配置する必要はないことは言うまでも ない。

[0198]

また、本発明は、セル内の結線もしくはセル間の結線にかかわらず適用することができる。

[0199]

このように、本実施の形態によれば、半導体装置の微細化(チップの縮小化) や高集積化を図ることができる。また、各素子間を接続する配線の長さを短縮で き、半導体装置の高速駆動を実現できる。また、配線の長さを短縮することによ り、配線抵抗を小さくでき、半導体装置の低消費電力化を図ることができる。また、リザーバによりEM耐性を向上させ、また、配線と接続部のパターンの合わせ余裕を確保できる。

[0200]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

[0201]

特に、実施の形態5および6においては、銅ダマシン配線を例に説明したが、 他の導電性膜を用いてもよく、また、導電性膜のパターニングによって配線を形 成してもよい。

[0202]

しかしながら、銅原子は移動し易くEM現象が生じやすいため、リザーバを設ける必要性が大きい。従って、本発明は銅配線に用いて効果的である。

[0203]

また、前記実施の形態においては、第0層配線や第1層配線等、比較的下層の 配線を例に説明したが、さらに、上層の配線例えば第4層配線や第5層配線に適 用してもよく、その下層の配線が最小加工寸法以上の間隔で配置されている配線 に広く適用可能である。

[0204]

また、MISFET上の配線に限られず、他の半導体素子上に形成される配線にも広く適用可能である。

[0205]

以上、本願に記載の実施の形態において開示される効果のうち代表的なものを 簡単に説明すれば、下記のとおりである。

[0206]

第1配線と第1配線と直交する第1方向 [X方向] に延在する第2配線 [M1] との接続部の中心を第1配線の中心からずらして配置することにより、ずらした方向と逆方向に余剰部分 [リザーバ] を確保し、また、接続部の下部に第1配

線に突出部 [ノッチ] を設けたことで、前記第1方向の間隔を確保できるため、 配線密度を向上させることができる。

[0207]

. .

また、同一グリッド上に配置された第1層配線の第1方向の間隔を確保できるため、第2配線と前記第1方向と直交する第2方向[Y方向]で、隣り合うグリッドに第3配線[M1]のような他の配線を配置することが可能となる。これにより配線の自由度を向上させることができ、配線密度を向上させることができる

[0208]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば、下記のとおりである。

[0209]

配線の実装効率を向上することができる。また、配線間の接続精度を向上することができる。また、半導体装置の微細化もしくは高密度化を図ることができる。また、半導体装置の高性能化を図ることができる。

#### 【図面の簡単な説明】

【図1】

実施の形態1の各層の配線(M0、M1)とこれらの間の接続部の平面パターンを示す平面図である。

【図2】

図1のレイアウトのうち、第0層配線の平面パターンを示す図である。

【図3】

図1のA-A'部に対応する要部断面図である。

【図4】

実施の形態1の効果を示すための各層の配線(MO、M1)とこれらの間の接続部の平面パターンを示す平面図である。

【図5】

図4のレイアウトのうち、第0層配線の平面パターンを示す図である。

【図6】

*:* 

図4のC-C'部に対応する要部断面図である。

【図7】

実施の形態1の各層の配線(M0、M1)、これらの間の接続部およびゲート 電極の関係を示す断面図である。

【図8】

実施の形態1の第0層配線およびゲート電極の平面パターンを示す平面図である。

【図9】

リザーバ長Lresと接続部THの配置率との関係を示す図表である。

【図10】

実施の形態2の配線等の配置方法を示すフローチャート図である。

【図11】

実施の形態2の配線等の他の配置方法を示すフローチャート図である。

【図12】

実施の形態3の各層の配線(M0、M1)とこれらの間の接続部の平面パターンを示す平面図である。

【図13】

図12のレイアウトのうち、第0層配線の平面パターンを示す図である。

【図14】

図12のD-D'部に対応する要部断面図である。

【図15】

実施の形態3の第0層配線およびゲート電極の平面パターンを示す平面図である。

【図16】

実施の形態3の各層の配線(M0、M1)、これらの間の接続部およびゲート 電極の関係を示す断面図である。

【図17】

実施の形態4の配線等の配置方法を示すフローチャート図である。

【図18】

実施の形態4の配線等の他の配置方法を示すフローチャート図である。

【図19】

グリッドの交点の両側にノッチを設けた仮想的な第0層配線のパターンを示す 平面図である。

【図20】

実施の形態4の他の各層の配線(M0、M1)とこれらの間の接続部の平面パターンを示す平面図である。

【図21】

図20のF-F'部に対応する要部断面図である。

【図22】

2NANDセルの回路図である。

【図23】

実施の形態5の2NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図24】

実施の形態5の2NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図25】

実施の形態5の2NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図26】

実施の形態5の2NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図27】

実施の形態5の2NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図28】

図27のG-G'部に対応する断面図である。

【図29】

4 N A N D セルの回路図である。

【図30】

実施の形態6の4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図31】

実施の形態6の4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図32】

実施の形態6の4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図33】

実施の形態6の4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図34】

実施の形態 6.の 4 N A N D セルを構成する各層のパターンレイアウトを示す平面図である。

【図35】

実施の形態6の4NANDセルを構成する各層のパターンレイアウトを示す平面図である。

【図36】

複数の基本セルの結線状態を示す平面図である。

【図37】

複数の基本セル間を結線した配線レイアウトの一例である。

【図38】

実施の形態 1 の変形例における第 0 層配線およびゲート電極の平面パターンを示す平面図である。

【符号の説明】

1 半導体基板

- 3 素子分離
- 5 n型ウエル
- 11 p型半導体領域
- 15 p +型半導体領域
- 17 コバルトシリサイド膜
- 19 酸化シリコン膜
- 21 コンタクトホール
- 23 絶縁膜
- 25 配線溝
- 27 絶縁膜
- 29 絶縁膜
- 3 1 配線溝
- 33 絶縁膜
- 3 5 絶縁膜
- 37 配線溝
- AcN アクティブ
- AcP アクティブ
- C0 コンタクトホール
- CA1 セル領域
- CA2 セル領域
- FG ゲート電極
- FG1~FG4 ゲート電極
- FG5~FG8 ゲート電極
- L 1 距離
- L 2 距離
- LCNT 接続部
- Lres リザーバ長
- MO 第0層配線
- MOa、MOb 第0層配線

MOg、MOh 第0層配線

MOj、MOk 第0層配線

M1 第1層配線

Mla~Mle 第1層配線

M1j、M1k 第1層配線

M2 第2層配線

N ノッチ

Na、Nb ノッチ

Nd、Ne ノッチ

PO、P1 距離

Qn1~Qn4 nチャネル型MISFET

Qp1~Qp4 nチャネル型MISFET

R リザーバ

Ra、Rb リザーバ

Rd、Re リザーバ

S/D ソース、ドレイン領域

S0 スペース

S1 スペース

SW サイドウォール膜

T 端子部

Ta 端子部

Tb 端子部

TH 接続部

THO 接続部

THOa~THOe 接続部

TH1 接続部

WO 配線幅

W1 配線幅

al~a4 入力端子

x グリッド

x 1 ~ x 3 グリッド


у グリッド

y 1 ~ y 3 グリッド


zn 出力端子

【書類名】 図面


# 【図1】



【図2】




[図3]




【図4】






【図5】

**図** 5




【図6】






[図7]



【図8】



【図9】


TH配置率(%) 7 % 100% 75% 66. 最密TH配置法 Lres≤(P0-P1) x2 Lres≤(P0-P1)/2 (P0-P1) <Lres 1 N 6

*6* ⊠


7

【図10】


図 10



## 【図11】




【図12】




【図13】

図 13




【図14】

図 14




【図15】






【図16】




## 【図17】

図 17




【図18】


図 18



【図19】




【図20】



【図21】


**Z** 21






【図22】






【図23】






【図24】

**Z** 24




【図25】

## 図 25




【図26】

図 26




【図27】


図 27




【図28】




【図29】



【図30】




【図31】




【図32】






[図33]






【図34】

**2** 34




【図35】

図 35




【図36】

図 36




【図37】



[図38]

38

X



【書類名】 要約書

【要約】

【課題】 配線の実装効率を向上し、また、配線間の接続精度を向上する。

【解決手段】 Y方向に延在するグリッドy1、y2に沿って第0層配線M0aおよびM0bを配置し、これらの配線の上部に、X方向に延在するグリッドx1に沿って第1層配線M1aおよびM1bを配置し、これらを接続部TH0aおよびTH0bを介して電気的に接続する際、接続部TH0bをグリッドy2とx1の交点からから距離L1だけ右側にずれて配置し、第1層配線M1aおよびM1bにリザーバRa、Rbの形成領域を確保し、ずらした接続部TH0b下の第0層配線M0bには、ノッチ(突出部)を設ける。その結果、リザーバ間の距離を確保でき、配線の実装効率を向上させ、また、配線間の接続精度を向上することができる。

【選択図】 図1

## 出 願 人 履 歴 情 報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所